Laporan Akhir 1 Modul 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Panel DL 2203C 
2. Panel DL 2203D 
3. Panel DL 2203S 
4. Jumper

Gambar 1. Module D'Lorenzo

Gambar 2. Jumper

    Bahan 

    1. IC 74LS112

Gambar 3. IC 74LS112

 

2. Logic Probe

Gambar 4. Logic Probe

3. Switch (SW-SPDT)

Gambar 5. Switch (SW-SPDT)

 4. Power Supply DC

Gambar 6. Power DC

5. LED 

Gambar 7. LED

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada Rangkaian diatas terdapat 4 buah JK Flip Flop, dimana masing-masing kaki S dihubungkan ke Switch SPDT yabg terpisah, masing-masing kaki R dihubungkan ke dalam satu Switch SPDT. Kaki J JK flip flop dihubungkan ke kaki Q' pada JK Flip Flop setelahnya, sedangkan Kaki K nya dihubungkan ke kaki Q pada JK Flip-Flop setelahnya. Kaki CLK masing-masing JK flip-flop dihubungkan ke dalam satu outupt gerbang AND, dimana kaki input gerbang AND yang satu dihubungkan ke Switch SPDT, sedangkan yang lain dihubungkan ke Clock. Logic Probe dihubungkan ke Q output tiap JK flip-flop.

Untuk membuat kondisi Shift Register tipe Serial In Serial Out (SISO), Pada Switch B3-B6 = 0; B0,B2 = 1; B1= X; dimana B1 dijadika input data. Untuk membuat kondisi Shift Register tipe Serial In Pararel Out (SIPO), Pada Switch B3-B6 = 0; B1 = x; B0 = 1; B2 = 1 ke 0; dimana B1 dijadikan input data. pemindahan B2 dari 1 ke 0 dilakukan ketika memasukkan bit terakhir.  Pada Pararel In Serial Out (PISO), Pada Switch B3-B6 = X; B1 = 0; B0 = 1; B2 = 1; dimana B3-B6 dijadikan input.  Pada Pararel In Pararel Out (PIPO), Pada Switch B3-B6 = X; B0 = 1; B1 = 0; B2 = 0; dimana B3-B6 dijadikan input. 

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1) Analisa output yang dihasilkan tiap-tiap kondisi! apakah hasil yang didapatkan sudah sesuai dengan teori? jelaskan!

Jawab:

a) Kondisi 1 (B0, B2 = 0; B3-B6 = 0, B1= X), dimana B1 dijadikan input data, ketika pada percobaan data dimasukkan satu per satu, Output yang dikeluarkan juga satu persatu. Hal ini sesuai dengan teori Serial In Serial Out (SISO)

b) Kondisi 2 (B3-B6 = 0; B1 = X; B0 = 1; B2 = ↓), dimana B1 dijadikan input data, ketika pada percobaan data dimasukkan satu per satu, Output yang dikeluarkan secara serentak. Hal ini sesuai dengan teori Serial In Paralel Out (SIPO)

c) Kondisi 3 (B3-B6 = X; B1 = 0; B0,B2 = 1), dimana B3-B6 dijadikan input data, ketika pada percobaan data dimasukkan secara serentak, Output yang dikeluarkan satu per satu. Hal ini sesuai dengan teori Paralel In Serial Out (PISO)

d) Kondisi 4 (B3-B6 = X; B0 = 1; B1,B2 = 0), dimana B3-B6 dijadikan input data, ketika pada percobaan data dimasukkan secara serentak, Output yang dikeluarkan juga secara serentak. Hal ini sesuai dengan teori Paralel In Paralel Out (PIPO)

2) Analisalah pengaruh gerbang AND pada rangkaian. Jika inputan clock langsung dihubungkan ke flip-flop dan tidak menggunakan gerbang AND, kira-kira bagaimana outputnya? apakah sama? analisalah!

Jawab:

Fungsi Gerbang AND pada percobaan tersebut adalah sebagai saklar untuk menghambat atau meneruskan clock. apabila B2 pada gerbang AND bernialai 1, maka outpunya adalah clock, sedangkan B2 bernilai 0, maka outputnya 0. Hal ini sesuain dengan tabel kebenaran Gerbang AND. Jika kita langsung hubungkan clock ke kaki CLK JK flip flop tanpa melalui Gerbang AND, maka pada percobaan output untuk kondisi SISO akan sama karena membutuhkan clock secara terus menerus. Untuk kondisi SIPO tidak akan sama, karena pada biner data terakhir dibutuhkan penghentian clock. Untuk kondisi PISO akan sama karena membutuhkan clock secara terus-menerus. Untuk PIPO tidak sama karena membutuhkan penghentian clock.

7. Link Download [Kembali]

Download HTML [Klik Disini]

Download Video Simulasi [Klik Disini]

Download Datasheet 74LS112 [Klik Disini]

Download Datasheet SPDT [Klik Disini]

Download Datasheet LED [Klik Disini]