Laporan Akhir 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Panel DL 2203C
Panel DL 2203D
Panel DL 2203S
Jumper

Gambar 1. Module D'Lorenzo

Gambar 2. Jumper

Bahan

1. IC 74LS112

Gambar 3. IC 74LS112

2. IC 7474

Gambar 4. IC 7474

3. Logic Probe

Gambar 5. Logic Probe

4. Switch (SW-SPDT)

Gambar 6. Switch (SW-SPDT)

5. Power Supply DC

Gambar 7. Power DC

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian JK Flip-Flop yang menggunakan IC 74LS112, terdapat kaki J, K, S, R, CLK, Q, dan Q'. D SFlip flop menggunakan IC 7474 terdapat kaki D, CLK, R, S, Q, dan Q'. Dimana masing-masing inputan dihubungkan dengan saklar SPDT dimana kaki yang dihubungkan ke tegangan +5V akan berlogika 1, dan kaki yang lain dihubungkan ke ground akan berlogika 0. Kaki S , R, dan CLK menggunakan prinsip aktif rendah. Pada kaki S dan R terlebih dahulu mempengaruhi nilai output (Q dan Q') yang sesuai dengan prinsip S R Flip-flop. Maka agar dapat menggunakan prinsip JK Flip-flop dan D Flip flop pada IC tersebut, kita harus menonaktifkannya dengan SPDT B1 = 1 dan B0 = 1.

JK flip flop merupakan pengaplikasian gerbang logika yang bersifat multivibrator bistabil dimana stabil dan hanya mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Untuk Outpunya sendiri sesuai dengan tabel kebenarannya. apabila kondisi menyatakan B2 = 0 (J) dan B4 = 1 (K), maka keluarannya adalah Q = 0 dan Q' = 1.

D flip flop merupakan pengaplikasian gerbang logika yang bersifat multivibrator bistabil dimana stabil dan hanya mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). D flip flop adalah R S Flip flop yang inputan R terlebih dahulu diberi gerbang NOT. Untuk outputnya sendiri sesuai dengan tabel kebenarannya. apabila kondisi menyatakan B5 = 1 (D), dan B6 = 1 (CLK), maka keluarnnya berlogika Q = 1, Q' = 0.