1. Kondisi [Kembali]
Percobaan 1 Kondisi 5
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=1
2. Gambar Rangkaian Simulasi [Kembali]
4. Prinsip Kerja [Kembali]
Pada rangkaian JK Flip-Flop yang menggunakan IC 74LS112, terdapat kaki J, K, S, R, CLK, Q, dan Q'. D SFlip flop menggunakan IC 7474 terdapat kaki D, CLK, R, S, Q, dan Q'. Dimana masing-masing inputan dihubungkan dengan saklar SPDT dimana kaki yang dihubungkan ke tegangan +5V akan berlogika 1, dan kaki yang lain dihubungkan ke ground akan berlogika 0. Kaki S , R, dan CLK menggunakan prinsip aktif rendah. Pada kaki S dan R terlebih dahulu mempengaruhi nilai output (Q dan Q') yang sesuai dengan prinsip S R Flip-flop. Maka agar dapat menggunakan prinsip JK Flip-flop dan D Flip flop pada IC tersebut, kita harus menonaktifkannya dengan SPDT B1 = 1 dan B0 = 1.
JK flip flop merupakan pengaplikasian gerbang logika yang bersifat multivibrator bistabil dimana stabil dan hanya mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). Untuk Outpunya sendiri sesuai dengan tabel kebenarannya. apabila kondisi soal menyatakan B2 = 0 (J) dan B4 = 1 (K), maka keluarannya adalah Q = 0 dan Q' = 1.
D flip flop merupakan pengaplikasian gerbang logika yang bersifat multivibrator bistabil dimana stabil dan hanya mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger). D flip flop adalah R S Flip flop yang inputan R terlebih dahulu diberi gerbang NOT. Untuk outputnya sendiri sesuai dengan tabel kebenarannya. apabila kondisi soal menyatakan B5 = 1 (D), dan B6 = 1 (CLK), maka keluarnnya berlogika Q = 1, Q' = 0.
5. Link Download [Kembali]
Download HTML [Klik Disini]
Download Rangkaian Simulasi [Klik Disini]
Download Video Simulasi [Klik Disini]
Download Datasheet 74LS112 [Klik Disini]
Download Datasheet 7474 [Klik Disini]
Download Datasheet SPDT [Klik Disini]
Tidak ada komentar: