1. Kondisi [Kembali]
Percobaan 1 Kondisi 11
Buatlah rangkaian seperti gambar percobaan 1 dengan output di output di batasi sampai 1010
2. Gambar Rangkaian Simulasi [Kembali]
3. Video Simulasi
[Kembali]
4. Prinsip Kerja [Kembali]
Pada Rangkaian diatas terdapat 4 buah IC JK Flip Flop 74111, dimana masing-masing kaki S dihubungkan ke Switch SPDT yabg terpisah, masing-masing kaki R dihubungkan ke dalam satu Switch SPDT. Kaki J, JK flip flop MSB dihubungkan ke Switch SPDT dan Kaki K nya dihubungkan ke Switch SPDT yang sama, namun di NOT-kan. Sedangkan kaki J dan K pada JK flip flop berikutnya mendapatkan input dari kaki output JK flip flop sebelumnya. kaki CLK masing-masing JK flip-flop dihubungkan ke dalam satu outupt gerbang AND, dimana kaki input gerbang AND yang satu dihubungkan ke Switch SPDT, sedangkan yang lain dihubungkan ke Clock. Logic Probe dihubungkan ke Q output tiap JK flip-flop.
Rangkaian tersebut bekerja dengan memasukkan data berupa biner, data masuk dari JK flip-flop MSB dengan mengatur inputnya sesuai dengan tabel kebenaran JK flip flop untuk menghasilkan output yang diinginkan ketika kondisi clock rise time. Hal ini membuat JK flip flop selanjutnya menerima input dari hasil output JK flip flop sebelumnya, ketika Clock kondisi rise time membuat output yang dikeluarkan sama dengan output JK flip-flop sebelumnya, kondisi ini berlanjut seterunya.
Prinsip ini dikenal dengan Shift Register Serial in serial out (SISO), dimana data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.
5. Link Download [Kembali]
Download HTML [Klik Disini]
Download Rangkaian Simulasi [Klik Disini]
Download Video Simulasi [Klik Disini]
Download Datasheet JK Flip Flop IC74111 [Klik Disini]
Download Datasheet Gerebang AND [Klik Disini]
Download Datasheet Gerebang NOT [Klik Disini]
Download Datasheet SPDT [Klik Disini]
Download Datasheet Logic Probe [Klik Disini]
Tidak ada komentar: